



**DEPEL - Departamento
de Engenharia Elétrica**

- Arquitetura de sistemas digitais-

Cap 1 - Introdução

- Conteúdos/propósitos deste capítulo:

- 1.1 - Relembrando conceitos

- 1.2 - Arquitetura de computadores

- 1.3 - Sistemas embarcados

- 1.4 - Arquitetura de microcontroladores


- 1.5 - Processadores digitais de sinais

- 1.6 - Arquitetura de dispositivos lógicos programáveis

1.1 – Relembrando conceitos

- Aritmética binária
- Portas lógicas

Inversor



a	y
0	1
1	0

AND



ab	y
00	0
01	0
10	0
11	1

OR



ab	y
00	0
01	1
10	1
11	1

XOR




ab	y
00	0
01	1
10	1
11	0

Buffer




a	y
0	0
1	1

NAND




ab	y
00	1
01	1
10	1
11	0

NOR




ab	y
00	1
01	0
10	0
11	0

XNOR




ab	y
00	1
01	0
10	0
11	1


- Os Flip flops (FF)



Entradas			Saída
S	R	CLK	Q
0	0	↑	Q_0 (Não muda)
1	0	↑	1
0	1	↑	0
1	1	↑	Ambíguo




J	K	CLK	Q
0	0	↑	Q_0 (não muda)
1	0	↑	1
0	1	↑	0
1	1	↑	$\overline{Q_0}$ (comuta)




D	CLK	Q
0	↑	0
1	↑	1

- Sinais de controle síncronos e assíncronos





J	K	CLK	$\overline{\text{PRE}}$	$\overline{\text{CLR}}$	Q
0	0	↓	1	1	Q (não muda)
0	1	↓	1	1	0 (reset síncrono)
1	0	↓	1	1	1 (set síncrono)
1	1	↓	1	1	$\overline{\text{Q}}$ (comutação síncrona)
x	x	x	1	1	Q (não muda)
x	x	x	1	0	0 (clear assíncrono)
x	x	x	0	1	1 (preset assíncrono)
x	x	x	0	0	(Inválido)

- Exemplo:




- Níveis de abstração de um sistema digital




- “Classificação” dos CI’s quanto à “programabilidade”

- CI não programável
- CI programável (instruções/software)
- CI com hardware programável (linguagens HDL)

• Máquinas de estados




• Tecnologias de sistemas digitais




1.2 Arquitetura de computadores


- Arquitetura
 - atributos que possuem impacto sobre a execução lógica de instruções
- Organização
 - unidades operacionais e suas interconexões => realizam especificações arquiteturais
- Mesma arquitetura mas diferente organização !

- Funcionabilidade de um sistema de computador
 - processamento de dados;
 - armazenamento de dados;
 - movimentação de dados;
 - controle.






- Hardware x software




(a) Programming in hardware



(b) Programming in software




(a) Instruction format




(b) Integer format

- Protocolos/arbitração



1.3 - Arquitetura de microcontroladores

- Processador: CI que executa instruções em memória




- Princípio do “programa armazenado em memória”
 - Instrução e dados na mesma memória
 - Flexibilidade e universalidade
- Avanços
 - Eletrônica: transistores efeito-campo e tecnologia VLSI
 - Arquitetura/organização microprocessadores
 - Pipeline; cache; busca antecipada, RISC/CISC, etc ...

- A hierarquia em diferentes níveis de abstrações ...
 - Transistores
 - Portas lógicas, flip-flops
 - Somadores simples, multiplexadores, decoders ...
 - Somadores completos, registradores de deslocamento, barramentos, multiplicadores ...
 - ULA, bancos de memória/registradores ...
 - Cache, gerenciador de programa e unidade de controle
 - Processador
 - Periféricos (conversores AD/DA, memórias ‘externas’, drivers, USB, etc ...) => **MICROCONTROLADORES (MCU)**
 - Sistemas integrados em CI’s
- “Instruction set”

- Exemplo:

Instruction	Opcode	Effect
LDA S	0000	$ACC := mem_{16}[S]$
STO S	0001	$mem_{16}[S] := ACC$
ADD S	0010	$ACC := ACC + mem_{16}[S]$
SUB S	0011	$ACC := ACC - mem_{16}[S]$
JMP S	0100	$PC := S$
JGE S	0101	if $ACC \geq 0$ $PC := S$
JNE S	0110	if $ACC \neq 0$ $PC := S$
STP	0111	stop





- Diversos modelos microcontroladores

- PIC (12,16,18), Z80, 8051, ARMs ...

- ARM



- 10 MHz a 1.5 GHz
 - 8 a 64 BITS
 - Cache “on-chip” (até 64KB)
 - 12 a >200 pinos
 - Sistemas operacionais (Andoird , Integrity, Linux, Neutrino, Tornado, Windows CE e derivações)
 - Até 3.000 MIPS (milhões de instruções por segundo)
 - PIC: 80 MIPS a 80MHz (máximo)



1.4 - Processadores digitais de sinais

- DSP = digital signal processor
 - Entradas e saídas discretas: $y[n] = L\{ x[n] \}$
- Década 70
 - filtros e FFT
- Século XXI
 - telecomunicações (mobile) metade aplicações DSP
- Capacidade de:
 - Operar com milhões de amostrar por segundo
 - Grande largura de memória
 - Grande demanda computacional
 - Requerimentos em tempo real que extrapolam MCU

- Exemplo





- Otimizado para :
 - convoluções de resposta ao impulso (soma produtos);
 - resposta ao impulso recursiva (filtragem)
 - FFT;
 - outras operações/algoritmos típicos de PDS;
 - interface otimizada para portas externas (tempo real).


• RISC x CISC

- Operações simples (+, -, shift): um ciclo
- Operações complexas (x, /): vários ciclos
- RISC: ± 1 ciclo (instruções mais “rápidas”)
- CISC: vários ciclos com múltiplas instruções (micro-código ‘hard coded’)

• DSP x microcontroladores



- “Tempo real”
 - Latência do processador
 - Período de amostragem




- Integração em CI de MCU + DSP

1.5 – Sistemas embarcados

- “Sistema computacional aplicado”
 - Avanços na tecnologia;
 - diminuição do custo;
 - variados níveis de componentes (software/hardware)


- Falsas verdades:
 - Sistemas embarcados são mais “limitados” em funcionalidade de hardware/software
 - Tarefas dedicadas;
 - Sistema de computação com maior *qualidade, confiança e segurança*
 - *alguns dispositivos tais (e.g., PDA) não são realmente sistemas embarcados*

Market	Embedded Device
Automotive	Ignition System
	Engine Control
	Brake System (i.e., Antilock Braking System)
Consumer Electronics	Digital and Analog Televisions
	Set-Top Boxes (DVDs, VCRs, Cable Boxes, etc.)
	Personal Data Assistants (PDAs)
	Kitchen Appliances (Refrigerators, Toasters, Microwave Ovens)
	Automobiles
	Toys/Games
	Telephones/Cell Phones/Pagers
	Cameras
	Global Positioning Systems (GPS)
Industrial Control	Robotics and Control Systems (Manufacturing)
Medical	Infusion Pumps
	Dialysis Machines
	Prosthetic Devices
	Cardiac Monitors
Networking	Routers
	Hubs
	Gateways
Office Automation	Fax Machine
	Photocopier
	Printers
	Monitors
	Scanners



- Projetos da ARQUITETURA de um sistema embarcado:
 - Definir e entender o projeto
 - Limitar custos
 - Requerimentos de segurança/confiança
 - Limitações estruturais (bateria, memória, etc)
 - Interfacear módulos e suas relações
- Ciclos de projeto:
 - Magaiver: chiclete + clips + braço
 - Code-and-fix: definição de requerimentos sem processos antes do desenvolvimento
 - Waterfall: desenvolvimento em etapas onde o resultado de uma etapa subsidia as demais
 - Espiral: desenvolvimento em etapas + feedback

- Projeto de um sistema embarcado e seu ciclo de vida




1.6 - Dispositivos lógicos programáveis

- Motivação:
 - “Problemas” de sistemas digitais microprocessados
 - Sequência programa de instruções
 - Necessidade de respostas mais rápidas
 - Necessidade de arquitetura dedicada
 - Integração dos circuitos discretos
- *Dispositivos de lógica programável (PLD)*
 - *Estrutura interna não é fixa*


- Vantagens:

- Flexibilidade;
- Mesma funcionabilidade em um único CI (SoC)
- Menor espaço
- Menor consumo energia
- Maior confiabilidade
- “Menor” complexidade de desenvolvimento
- Menor custo de fabricação (geralmente)
- Resolução de problemas mais complexos
- Otimização de circuitos
- Interface com outras tecnologias e “reutilização” de “código”(IP - Intellectual Property)




• Aplicações

- Circuitos lógicos diversos ou sistemas digitais
- Interface de computadores
- Microcontroladores (DSP, ARM e afins)
- Sistemas embarcados
- Processamento de imagem
- Processamento de sinais
 - DSP x FPGA
- Clustering
- Sistemas de controle
 - CLP
- Outras aplicações: militares, dispositivos médicos



- **Bloco lógicos /Macro células**
 - Qualquer circuito lógico
 - Cerca 5 variáveis de entrada
- Roteamento de sinal lógico
 - Atrasos de sinal e Roteamento
- FF da macro célula pode ser configurado (D, JK, T, SR)
- Pinos I/O associados com registradores e latches
- Informações de programação:
 - cada bloco lógico
 - I/O
 - Interconexão blocos
- Geralmente ISP (*'in-system programmable'*)
- Arquitetura diversificada
 - FPGA x CPLD




- Conexões por fusíveis
 - Programação de conexões !!!!



- Compilador lógico
 - Equações lógicas -> mapa de fusíveis

- Saída programada para ser qualquer função de A e B

- Implementação de função lógica na forma de soma de produtos





• Arquitetura PAL





• CPLD EPM7128


- 16 macrocélulas Podem compartilhar recursos lógicos
- Arranjo de interconexão programável (PIA)
- Barramento global
- Roteamento de sinais lógicos




• Tabela LUT




• Elemento lógico



• Bloco de arranjo lógico




- Esquema geral



- Forte apelo para:
 - “Inovação” tecnológica.
 - Reaproveitamento e maior produtividade
- Verilog x VHDL
- Fabricantes:
 - Actel
 - **Altera**
 - Atmel
 - Cypress
 - **Xilinx**

- Exemplo:



sel	Operation	Function	Unit
0000	$y \leftarrow a$	Transfer a	Arithmetic
0001	$y \leftarrow a+1$	Increment a	
0010	$y \leftarrow a-1$	Decrement a	
0011	$y \leftarrow b$	Transfer b	
0100	$y \leftarrow b+1$	Increment b	
0101	$y \leftarrow b-1$	Decrement b	
0110	$y \leftarrow a+b$	Add a and b	
0111	$y \leftarrow a+b+cin$	Add a and b with carry	
1000	$y \leftarrow \text{NOT } a$	Complement a	Logic
1001	$y \leftarrow \text{NOT } b$	Complement b	
1010	$y \leftarrow a \text{ AND } b$	AND	
1011	$y \leftarrow a \text{ OR } b$	OR	
1100	$y \leftarrow a \text{ NAND } b$	NAND	
1101	$y \leftarrow a \text{ NOR } b$	NOR	
1110	$y \leftarrow a \text{ XOR } b$	XOR	
1111	$y \leftarrow a \text{ XNOR } b$	XNOR	


```

ENTITY alu IS
  PORT(
    a: IN STD_LOGIC_VECTOR (7 DOWNT0 0);
                                     b: IN STD_LOGIC_VECTOR (7 DOWNT0 0);
    sel: IN STD_LOGIC_VECTOR (3 DOWNT0 0);
    cin: IN STD_LOGIC;
    LEDR: OUT STD_LOGIC_VECTOR (7 DOWNT0 0)

  ); END alu;
ARCHITECTURE processador OF alu IS
  SIGNAL aritimetico, logico: STD_LOGIC_VECTOR (7 DOWNT0 0);
BEGIN
  WITH sel(2 DOWNT0 0) SELECT
    aritimetico <= a   WHEN "000",
                   a + 1 WHEN "001",
                   a-1 WHEN "010",
                   b   WHEN "011",
                   b+1 WHEN "100",
                   b-1 WHEN "101",
                   a+b  WHEN "110",
                   a+b+cin WHEN OTHERS;
  WITH sel(2 DOWNT0 0) SELECT
    logico <= NOT a WHEN "000",
            NOT b WHEN "001",
            a AND b WHEN "010",
            a OR b WHEN "011",
            a NAND b WHEN "100",
            a NOR b WHEN "101",
            a XOR b WHEN "110",
            NOT (a XOR b) WHEN OTHERS;

  WITH sel(3) SELECT
    LEDR <= aritimetico WHEN '0',
           logico WHEN OTHERS;
END processador;

```

Entity

- Cyclone II: EP2C35F672C6
 - alu

Hierarchy Files Design

Flow: Compilation Customize...

Task
✓ Compile Design
✓ Analysis & Synthesis
Edit Settings
View Report
✓ Analysis & Elaborate
Partition Merge
Netlist Viewers
RTL Viewer
State Machine
Technology M...
Design Assistant (
I/O Assignment Ar
Early Timing Estim
✓ Fitter (Place & Route)

```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.all;
3  USE ieee.std_logic_unsigned.all;
4
5  ENTITY alu IS
6  PORT (
7      a: IN STD_LOGIC_VECTOR (7 DOWNTO 0);
8      b: IN STD_LOGIC_VECTOR (7 DOWNTO 0);
9      sel: IN STD_LOGIC_VECTOR (3 DOWNTO 0);
10     cin: IN STD_LOGIC;
11     LEDR: OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
12 );
13 END alu;
14
15 ARCHITECTURE processador OF alu IS
16     SIGNAL aritimetico, logico: STD_LOGIC_VECTOR (7 DOWNTO 0);
17 BEGIN
18     WITH sel(2 DOWNTO 0) SELECT
19         aritimetico <= a      WHEN "000",
20                        a + 1  WHEN "001",
21                        a-1    WHEN "010",
22                        b      WHEN "011",
23                        b+1    WHEN "100",
24                        b-1    WHEN "101",
25                        a+b    WHEN "110",
26                        a+b+cin WHEN OTHERS;
27
28     WITH sel(2 DOWNTO 0) SELECT
29         logico <= NOT a WHEN "000",
30                NOT b WHEN "001",
31                a AND b WHEN "010",
32                a OR b WHEN "011",
33                a NAND b WHEN "100",
34                a NOR b WHEN "101",
35                a XOR b WHEN "110",
36                NOT (a XOR b) WHEN OTHERS;
37
38     WITH sel(3) SELECT
39         LEDR <= aritimetico WHEN '0',
40                logico WHEN OTHERS;
41

```



Entity

- Cydone II: EP2C35F6
 - alu

Hierarchy

Flow: C Customize...

Task	Progress
Compile	✓
Ana	✓
Fitt	✓

Messages

Type	Message
System	Processing
Extra Info	Info
Warning	Critical

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.ALL;
3 USE ieee.std_logic_unsigned.ALL;
4
5 ENTITY alu IS
6     PORT (
7         a: IN std_logic_vector(7 downto 0);
8         b: IN std_logic_vector(7 downto 0);
9         sel: IN std_logic_vector(2 downto 0);
10        cin: IN std_logic;
11        LEDR: OUT std_logic_vector(7 downto 0);
12    );
13 END alu;
14
15 ARCHITECTURE proc_alu OF alu IS
16     SIGNAL aritimo: std_logic_vector(7 downto 0);
17 BEGIN
18     WITH sel(2 DOWNTO 0) SELECT
19         aritimo <=
20             a + b,
21             a - b,
22             a * b,
23             a / b;
24
25     WITH sel(2 DOWNTO 0) SELECT
26         LEDR <=
27             aritimo,
28             NOT aritimo,
29             NOT NOT aritimo,
30             NOT NOT NOT aritimo;
31
32     WITH sel(3 DOWNTO 0) SELECT
33         LEDR <= aritimo,
34         LEDR <= NOT aritimo,
35         LEDR <= NOT NOT aritimo,
36         LEDR <= NOT NOT NOT aritimo;
37
38     WITH sel(3 DOWNTO 0) SELECT
39         LEDR <= aritimo,
40         LEDR <= NOT aritimo,
41         LEDR <= NOT NOT aritimo,
42         LEDR <= NOT NOT NOT aritimo;
```

